Xeon Phi: различия между версиями

'''Xeon Phi'''<ref>[http://www.ixbt.com/news/hard/index.shtml?15/92/47 Анонсирован выпуск сопроцессоров Intel Xeon Phi] {{webarchive|url=https://web.archive.org/web/20171019135016/http://www.ixbt.com/news/hard/index.shtml?15%2F92%2F47 |date=2017-10-19 }}.</ref> — семейство [[x86]] процессоров североамериканской корпорации [[Intel]] с [[:en:manycore processor|большим количеством]] процессорных ядер. Данные процессоры предназначены для использования в суперкомпьютерах, серверах и высокопроизводительных рабочих станциях. Архитектура процессоров позволяет использовать стандартные языки программирования и технологии [[OpenMP]].<ref>{{cite web|url=https://software.intel.com/en-us/articles/best-known-methods-for-using-openmp-on-intel-many-integrated-core-intel-mic-architecture|title=Best Known Methods for Using OpenMP on Intel Many Integrated Core (Intel MIC) Architecture|author=robert-reed|date=2013-02-04|website=software.intel.com|accessdate=2020-05-05|archiveurl=https://web.archive.org/web/20180624232813/https://software.intel.com/en-us/articles/best-known-methods-for-using-openmp-on-intel-many-integrated-core-intel-mic-architecture|archivedate=2018-06-24|deadlink=no}}</ref><ref>{{книга |заглавие=Intel Xeon Phi Coprocessor High Performance Programming |издательство=[[Morgan Kaufmann Publishers|Morgan Kaufmann]] |isbn=978-0124104143 |язык=en |автор=Jeffers, James; Reinders, James |день=1 |месяц=3 |год=2013}}</ref>

В июне 2013 суперкомпьютер [[Tianhe-2]] из [[National Supercomputer Center in Guangzhou|NSCC-GZ]] (Китай) стал быстрейшим в мире<ref name="top500june2013">{{cite web|title=TOP500 - June 2013|url=https://www.top500.org/lists/2013/06/|publisher=TOP500|accessdate=2013-06-18|archiveurl=https://web.archive.org/web/20130621012345/http://www.top500.org/lists/2013/06/|archivedate=2013-06-21|deadlink=no}}</ref>. Он использовал сопроцессоры Intel Xeon Phi и центральные процессоры Xeon ([[Ivy Bridge]]-EP) для достижения 33.8 петафлопсов.<ref name="knightslandingjune2013">{{cite web|url=https://newsroom.intel.com/community/intel_newsroom/blog/2013/06/17/intel-powers-the-worlds-fastest-supercomputer-reveals-new-and-future-high-performance-computing-technologies|title=Intel Powers the World's Fastest Supercomputer, Reveals New and Future High Performance Computing Technologies|accessdate=2013-06-21|archiveurl=https://web.archive.org/web/20130622162239/http://newsroom.intel.com/community/intel_newsroom/blog/2013/06/17/intel-powers-the-worlds-fastest-supercomputer-reveals-new-and-future-high-performance-computing-technologies|archivedate=2013-06-22|deadlink=no}}</ref>

Микроархитектура Larrabee (разрабатывалась с 2006 года<ref>{{citation| url = http://www.theinquirer.net/inquirer/news/1029138/new-from-intel-its-mini-cores| title = New from Intel: It's Mini-Cores!| author = Charlie Demerjian| date = 3 July 2006| work = www.theinquirer.net| publisher = [[The Inquirer]]}} {{Wayback|url=http://www.theinquirer.net/inquirer/news/1029138/new-from-intel-its-mini-cores |date=20120427213253 }}</ref>) ввела применение очень широких векторных [[Арифметико-логическое устройство|АЛУ]] (512-разрядные [[SIMD]]) в микропроцессоры с архитектурой [[x86]]. Также в ней применялась кольцевая шина для обеспечения [[Когерентность кэша|когерентности кэшей]] и для связи с [[контроллер памяти|контроллером памяти]]. Каждое ядро Larrabee могло исполнять 4 потока. Также Larrabee имели некоторые блоки, специфичные для [[графический процессор|видеоускорителей]] (GPU), в частности, текстурный блок.<ref>Источники:<br>

| author =Tom Forsyth

| publisher = [[Intel]]

| work = www.stanford.edu

}} {{Wayback|url=http://www.stanford.edu/class/ee380/Abstracts/100106-slides.pdf |date=20121024220918 }}</ref> От планов производить GPU для рынка ПК, основанный на исследованиях проекта Larrabee, отказались в мае 2010.<ref>{{citation

| url = http://www.anandtech.com/show/3738/intel-kills-larrabee-gpu-will-not-bring-a-discrete-graphics-product-to-market

| publisher = [[AnandTech]]
| work = www.anandtech.com

В другом исследовательском проекте Intel была реализована архитектура x86 на многоядерном процессоре — [[Single-chip Cloud Computer]] (прототипы представлены в 2009 году<ref>{{citation| url = http://www.pcworld.com/businesscenter/article/183653/intel_48core_singlechip_cloud_computer_improves_power_efficiency.html| title = Intel 48-Core "Single-Chip Cloud Computer" Improves Power Efficiency| author = Tony Bradley| publisher = [[PC World (magazine)|PCWorld]]| work = www.pcworld.com| date = 3 December 2009}} {{Wayback|url=http://www.pcworld.com/businesscenter/article/183653/intel_48core_singlechip_cloud_computer_improves_power_efficiency.html |date=20120427060326 }}</ref>), предназначенном для облачных вычислений. Одна микросхема имела 48 независимых ядер с индивидуальным управлением частотой и напряжением. Для связи ядер использовалась [[Ячеистая сеть|сеть с ячеистой структурой]] ([[Mesh-сети|mesh]]). В проекте не поддерживалась когерентность кэшей.<ref>{{citation| url = http://techresearch.intel.com/ProjectDetails.aspx?Id=1| title = Intel Research : Single-Chip Cloud Computer | publisher = [[Intel]]| work = techresearch.intel.com}} {{Wayback|url=http://techresearch.intel.com/ProjectDetails.aspx?Id=1 |date=20120420123500 }}</ref>

[[Teraflops Research Chip]] ([[Прототип (техника)|прототип]] представлен в 2007 году<ref>{{citation|url= http://www.pcworld.com/article/128924/intel_tests_chip_design_with_80core_processor.html| title= =Intel Tests Chip Design With 80-Core Processor|author = Ben Ames|publisher = IDG News |date = 11 February 2007| work = www.pcworld.com}} {{Wayback|url=http://www.pcworld.com/article/128924/intel_tests_chip_design_with_80core_processor.html |date=20120117194144 }}</ref>) — экспериментальный 80-ядерный микропроцессор. Каждое ядро содержало 2 АЛУ для обработки [[вещественное число|вещественных данных]]. Размер [[машинная команда|машинной команды]] — 96 бит ([[VLIW]]). Проект смог достичь 1,01 [[FLOPS|тераFLOPS]] на частоте 3,16 ГГц и при потреблении 62 Вт электроэнергии.<ref>{{citation| url = http://download.intel.com/pressroom/kits/Teraflops/Teraflops_Research_Chip_Overview.pdf| title = Intel’s Teraflops Research Chip| publisher = [[Intel]]| work = download.intel.com}} {{Wayback|url=http://download.intel.com/pressroom/kits/Teraflops/Teraflops_Research_Chip_Overview.pdf |date=20121009104850 }}</ref><ref>{{citation| url = http://www.xbitlabs.com/news/cpu/display/20070212224710.html| title = Intel Details 80-Core Teraflops Research Chip| author = Anton Shilov| date = 12 February 2007| publisher = Xbit laboratories| work = www.xbitlabs.com| archiveurl = https://web.archive.org/web/20150205070552/http://www.xbitlabs.com/news/cpu/display/20070212224710.html| archivedate = 2015-02-05| access-date = 2012-06-22}} {{Wayback|url=http://www.xbitlabs.com/news/cpu/display/20070212224710.html |date=20150205070552 }}</ref>

* {{citation| url = http://www.zdnet.co.uk/news/desktop-hardware/2010/06/01/intel-unveils-many-core-knights-platform-for-hpc-40089093/| title = Intel unveils many-core Knights platform for HPC| author = Rupert Goodwins| publisher = [[ZDNet]] | date = 1 June 2010 | work = www.zdnet.co.uk}} {{Wayback|url=http://www.zdnet.co.uk/news/desktop-hardware/2010/06/01/intel-unveils-many-core-knights-platform-for-hpc-40089093/ |date=20111128085554 }}

* {{citation| url = http://www.intel.com/pressroom/archive/releases/2010/20100531comp.htm| title = Intel News Release : Intel Unveils New Product Plans dor High-Performance Computing| date = 31 May 2010| work = www.intel.com| publisher = [[Intel]]}} {{Wayback|url=http://www.intel.com/pressroom/archive/releases/2010/20100531comp.htm |date=20120828035436 }}</ref>

Карта с интерфейсом [[PCIe]] имеет 32 ядра, in-order, с частотами до 1,2 ГГц, исполняющих 4 потока на каждом ядре. На карте установлено 2 ГБ памяти [[GDDR5]],<ref name="gox">{{citation| url = http://people.maths.ox.ac.uk/gilesm/talks/nag_tpc10.pdf| pages = 8–10| title = Runners and riders in GPU steeplechase| author = Mike Giles| work = people.maths.ox.ac.uk| date = 24 June 2010}} {{Wayback|url=http://people.maths.ox.ac.uk/gilesm/talks/nag_tpc10.pdf |date=20120329104617 }}</ref>. Микропроцессор имеет 8 МБ когерентного кэша L2 (256 кБ на ядро; L1 — 32 кБ на ядро).<ref name="hticsuffscsgcimap">{{citation| url = http://techresearch.intel.com/spaw2/uploads/files/FASTsort_CPUsGPUs_IntelMICarchitectures.pdf| title = Fast Sort on CPUs, GPUs and Intel MIC Architectures| publisher = [[Intel]]| work = techresearch.intel.com| quote = Section 2.2 Radix sort on MIC Architecture: ''…The MIC architecture is an x86-based many-core processor architecture based on small in-order cores that uniquely combines full programmability of today’s general-purpose CPU architectures with compute-throughput and memory bandwidth capabilities of modern GPU architectures. Each core is a general-purpose processor, which has a scalar unit based on the Pentium processor design, as well as a vector unit that supports 16 32-bit float or integer operations per clock. The MIC architecture has two levels of cache: low latency L1 cache and larger globally coherent L2 cache that is partitioned among the cores. Knights Ferry (KNF) (an implementation of the MIC architecture), has a 32&nbsp;kB L1 cache and 256&nbsp;kB partitioned L2 cache. To further hide latency, each core is augmented with 4-way multithreading.''}} {{Wayback|url=http://techresearch.intel.com/spaw2/uploads/files/FASTsort_CPUsGPUs_IntelMICarchitectures.pdf |date=20120327064438 }}</ref> Максимальная потребляемая мощность около 300 Вт,<ref name="gox"/> использует 45 нм техпроцесс.<ref name="thi"/> В чипе ''Aubrey Isle'' используется кольцевая шина шириной в 1024 разряда (по 512 бит в каждом направлении), соединяющая процессоры и оперативную память.<ref>{{citation| url = http://www.many-core.group.cam.ac.uk/ukgpucc2/talks/Elgar.pdf| title = Intel Many Integrated Core Arhcitecture| date = December 2010| publisher = Intel| work = www.many-core.group.cam.ac.uk| archiveurl = https://web.archive.org/web/20120402211714/http://www.many-core.group.cam.ac.uk/ukgpucc2/talks/Elgar.pdf| archivedate = 2012-04-02| access-date = 2012-06-22}} {{Wayback|url=http://www.many-core.group.cam.ac.uk/ukgpucc2/talks/Elgar.pdf |date=20120402211714 }}</ref> Одна плата имеет производительность более 750 ГигаFLOPS<ref name="thi"/> (в прототипе реализована только работа с 32-разрядными плавающими<ref>{{citation| url = http://www.eetimes.com/electronics-news/4217092/OEMs-show-systems-with-Intel-MIC-chips| title = OEMs show systems with Intel MIC chips| author = Rick Merritt| date = 20 June 2011| work = www.eetimes.com| publisher = [[EE Times]]}} {{Wayback|url=http://www.eetimes.com/electronics-news/4217092/OEMs-show-systems-with-Intel-MIC-chips |date=20121005070420 }}</ref>, за такт каждое ядро выполняет до 16 операций<ref name="hticsuffscsgcimap"/>).

Прототипы использовались в [[CERN]], [[Korea Institute of Science and Technology Information]] (KISTI) и [[Leibniz Supercomputing Centre]]. Среди производителей аппаратного обеспечения для прототипов были названы [[IBM]], [[SGI]], [[Hewlett-Packard|HP]], [[Dell]].<ref>{{citation| url = http://www.linleygroup.com/newsletters/newsletter_detail.php?num=4729| title = Intel Shows MIC Progress| date = 18 July 2011| author = Tom R. Halfhill| work = www.linleygroup.com| publisher = [[The Linley Group]]}} {{Wayback|url=http://www.linleygroup.com/newsletters/newsletter_detail.php?num=4729 |date=20120402211714 }}</ref>

Ожидается, что линия продуктов ''Knights Corner'' будет выполнена с использованием 22 нм техпроцесса, с применением [[трехзатворный транзистор|трехзатворных транзисторов]] (Intel Tri-gate). Ожидается что микросхема будет содержать более 50 ядер, и что на её базе будут созданы коммерчески доступные продукты.<ref name="zdin1"/><ref name="thi">{{citation| url = http://www.thinq.co.uk/2011/6/20/intel-pushes-hpc-space-knights-corner/| title = Intel pushes for HPC space with Knights Corner| publisher = [[Net Communities Limited, UK]]| work = www.thinq.co.uk| date = 20 June 2011| author = Gareth Halfacree}} {{Wayback|url=http://www.thinq.co.uk/2011/6/20/intel-pushes-hpc-space-knights-corner/ |date=20111005164702 }}</ref>

В июне 2011 года [[Silicon Graphics International|SGI]] объявила о партнерстве с Intel в целях использования продуктов с архитектурой MIC в своих решениях для высокопроизводительных вычислений (HPC).<ref>{{citation| url = http://news.techeye.net/hardware/sgi-wants-intel-for-super-supercomputer| title = SGI wants Intel for super supercomputer| date = 20 Jun 2011| author = Andrea Petrou| work = news.techeye.net| archiveurl = https://web.archive.org/web/20110916013050/http://news.techeye.net/hardware/sgi-wants-intel-for-super-supercomputer| archivedate = 2011-09-16| access-date = 2012-06-22}} {{Wayback|url=http://news.techeye.net/hardware/sgi-wants-intel-for-super-supercomputer |date=20110916013050 }}</ref> В сентябре 2011 года [[Texas Advanced Computing Center]] (TACC) объявил об использовании карт Knights Corner в проектируемом суперкомпьюетере «Stampede» с планируемой производительностью в 8 петаFLOPS.<ref name="TACC Press Release">{{citation| url = http://www.tacc.utexas.edu/news/press-releases/2011/stampede| title = "Stampede's" Comprehensive Capabilities to Bolster U.S. Open Science Computational Resources| date = 22 September 2011| work = www.tacc.utexas.edu| publisher = [[Texas Advanced Computing Center]]}} {{Wayback|url=http://www.tacc.utexas.edu/news/press-releases/2011/stampede |date=20120805125957 }}</ref> Согласно публикации «Stampede: A Comprehensive Petascale Computing Environment» чипы MIC второго поколения (Knights Landing) будут добавлены в суперкомпьютер позже и увеличат пиковую производительность до 15 петаFLOPS.<ref name="stampedeieee">{{cite web|url=http://www.ieeecluster.org/2011/images/program/Stampede_Abstracts.pdf |title=Stampede: A Comprehensive Petascale Computing Environment |work=IEEE Cluster 2011 Special Topic |accessdate=2011-11-16 |archiveurl=https://www.webcitation.org/6AyMCTibp?url=http://www.ieeecluster.org/2011/images/program/Stampede_Abstracts.pdf |archivedate=2012-09-26 }}</ref>

15 ноября 2011 года Intel продемонстрировала ранние инженерные образцы процессора Knights Corner.<ref>{{citation|url=http://www.tomshardware.com/news/intel-knights-corner-mic-co-processor,14002.html |title=Intel's Knights Corner: 50+ Core 22nm Co-processor|accessdate=November 16, 2011|date = 16 2011 |author= Marcus Yam|work = www.tomshardware.com|publisher =[[Tom's Hardware]]}}</ref><ref>{{citation|url=http://www.eetimes.com/electronics-news/4230654/Intel-unveils-1-TFLOP-s-Knight-s-Corner |title=Intel unveils 1 TFLOP/s Knights Corner|accessdate=November 16, 2011|author = Sylvie Barak| date = 16 Nov 2011| work = www.eetimes.com|publisher =[[EE Times]]}} {{Wayback|url=http://www.eetimes.com/electronics-news/4230654/Intel-unveils-1-TFLOP-s-Knight-s-Corner |date=20121025194721 }}</ref>

5 июня 2012 года Intel опубликовала исходный код ПО [[MPSS]] ([[Linux]], [[GCC]], [[GDB]]) и документацию на Knights Corner.<ref>{{citation|url=http://software.intel.com/en-us/blogs/2012/06/05/knights-corner-open-source-software-stack|title=Knights Corner: Open source software stack| publisher = Intel|author = James Reinders |date =5 June 2012}} {{Wayback|url=http://software.intel.com/en-us/blogs/2012/06/05/knights-corner-open-source-software-stack |date=20120610020726 }}</ref>

В июне 2012 года [[Cray]] анонсировал, что будет использовать 22нм 'Knight’s Corner' (под брендом 'Xeon Phi') в качестве сопроцессоров в высокопроизводительных системах 'Cascade'.<ref>{{citation| url = http://www.eetimes.com/electronics-news/4375500/Cray-will-use-Intel-MIC--branded-Xeon-Phi| work = www.eetimes.com| title = Cray will use Intel MIC, branded Xeon Phi| first = Rick| last = Merritt| date = 8 Jun 2012| 7 = }} {{Wayback|url=http://www.eetimes.com/electronics-news/4375500/Cray-will-use-Intel-MIC--branded-Xeon-Phi |date=20120622072940 }}</ref><ref>{{citation| url = http://www.theinquirer.net/inquirer/news/2184891/cray-support-intels-xeon-phi-cascade-clusters| title = Cray to support Intel's Xeon Phi in Cascade clusters| first = Lawrence| last = Latif| date = 19 Jun 2012| work = www.theinquirer.net}} {{Wayback|url=http://www.theinquirer.net/inquirer/news/2184891/cray-support-intels-xeon-phi-cascade-clusters |date=20120622064502 }}</ref>

На конференции ISC в июне 2012 микропроцессор Knight Corner был переименован в ''Xeon Phi''<ref>{{citation| url = https://www.theregister.co.uk/2012/06/18/intel_mic_xeon_phi_cray/| title = Intel slaps Xeon Phi brand on MIC coprocessors| first = Timothy|last last = Prickett Morgan| date = 18 Jun 2012| work = 222.theregister.co.uk}} {{Wayback|url=https://www.theregister.co.uk/2012/06/18/intel_mic_xeon_phi_cray/ |date=20171016122608 }}</ref><ref>{{citation| url = http://www.marketwatch.com/story/latest-intelr-xeonr-processors-e5-product-family-achieves-fastest-adoption-of-new-technology-on-top500-list-2012-06-18| title = Latest Intel(R) Xeon(R) Processors E5 Product Family Achieves Fastest Adoption of New Technology on Top500 List| date = 18 Jun 2012| quote = Intel(R) Xeon(R) Phi(TM) is the new brand name for all future Intel(R) Many Integrated Core Architecture based products targeted at HPC, enterprise, datacenters and workstations. The first Intel(R) Xeon(R) Phi(TM) product family member is scheduled for volume production by the end of 2012|author author = Intel Corporation| work = www.marketwatch.com}} {{Wayback|url=http://www.marketwatch.com/story/latest-intelr-xeonr-processors-e5-product-family-achieves-fastest-adoption-of-new-technology-on-top500-list-2012-06-18 |date=20120620222352 }}</ref>.

Эти процессоры изготавливаются с использованием 14-нанометрового [[Технологический процесс в электронной промышленности|техпроцесса]] компании Intel, с применением технологии [[трехзатворный транзистор|трехзатворных транзисторов]] («3-D tri-gate») второго поколения. Продукты этого поколения могут использоваться как в качестве сопроцессора на базе PCIe карт расширения, так и в качестве центрального процессора (CPU), которые устанавливаются непосредственно в сокет материнских плат. В виде центрального процессора сочетают в себе всю функциональность классического основного процессора и одновременно функциональность специализированных сопроцессоров. Это избавит от сложностей программирования передачи данных по PCIe, а также значительно увеличит вычислительную плотность и производительность на ватт в данном классе процессоров. Во всех типах процессоров этого поколения значительно увеличится пропускная способность памяти путём внедрения комплексной многоуровневой интегрированной памяти. Это устранит «узкие места» предыдущего поколения, увеличит производительность для высокопроизводительных вычислений, и позволит в полной мере использовать имеющиеся вычислительные мощности<ref>{{cite web|url=http://newsroom.intel.com/community/intel_newsroom/blog/2013/06/17/intel-powers-the-worlds-fastest-supercomputer-reveals-new-and-future-high-performance-computing-technologies|title=Intel Powers the World's Fastest Supercomputer, Reveals New and Future High Performance Computing Technologies|author=IntelPR|date=2013-06-17|publisher=[[Intel Newsroom]]|accessdate=2013-06-21|archiveurl=https://web.archive.org/web/20130622162239/http://newsroom.intel.com/community/intel_newsroom/blog/2013/06/17/intel-powers-the-worlds-fastest-supercomputer-reveals-new-and-future-high-performance-computing-technologies|archivedate=2013-06-22|deadlink=no}}</ref>.

В 2013 году были представлены некоторые подробности про 72-ядерную систему Knights Landing с ядрами на базе модифицированной микроархитектуры [[Atom]] с добавлением [[AVX]]-512<ref>{{cite web | url = http://www.extremetech.com/extreme/171678-intel-unveils-72-core-x86-knights-landing-cpu-for-exascale-supercomputing | title = Intel unveils 72-core x86 Knights Landing CPU for exascale supercomputing &#124; ExtremeTech | accessdate = 2013-11-28 | archiveurl = https://web.archive.org/web/20131128215304/http://www.extremetech.com/extreme/171678-intel-unveils-72-core-x86-knights-landing-cpu-for-exascale-supercomputing | archivedate = 2013-11-28 | deadlink = no }}</ref>.

В ноябре 2015 года компания Intel продемонстрировала кремниевую пластину и первые образцы чипов Knights Landing. Также стали известны основные подробности об архитектуре и характеристиках чипов, в частности, что в Knights Landing реализован интерфейс высокопроизводительной сети Intel [[Omni-Path]] первого поколения<ref name="3dnews-24">{{cite web | url = http://www.3dnews.ru/924023 | title = Supercomputing Conference ’15: подробности об Intel Knight’s Landing|date=2015-11-24|publisher=[[3DNews]]|accessdate=2015-11-24|archiveurl=https://web.archive.org/web/20151125094743/http://www.3dnews.ru/924023|archivedate=2015-11-25|deadlink=no}}</ref><ref>[{{Cite web |url=http://www.nextplatform.com/2015/11/30/inside-future-knights-landing-xeon-phi-systems/ |title=Inside Future «Knights Landing» Xeon Phi Systems<!-- Заголовок добавлен ботом -->] |accessdate=2015-12-03 |archiveurl=https://web.archive.org/web/20151208174534/http://www.nextplatform.com/2015/11/30/inside-future-knights-landing-xeon-phi-systems/ |archivedate=2015-12-08 |deadlink=no }}</ref><ref>[{{Cite web |url=http://www.nextplatform.com/2015/08/28/intel-stacks-knights-landing-chips-next-to-xeons/ |title=Intel Stacks Knights Landing Chips Next To Xeons<!-- Заголовок добавлен ботом -->] |accessdate=2015-12-03 |archiveurl=https://web.archive.org/web/20151208123605/http://www.nextplatform.com/2015/08/28/intel-stacks-knights-landing-chips-next-to-xeons/ |archivedate=2015-12-08 |deadlink=no }}</ref>.

Knights Mill, следующее поколение Xeon Phi, оптимизирован для ускорения задач [[Глубокое обучение|глубокого обучения]],<ref>{{cite news|last1=Smith|first1=Ryan|title=Intel Announces Knight's Mill: A Xeon Phi for Deep Learning|url=https://www.anandtech.com/show/10575/intel-announces-knights-mill-a-xeon-phi-for-deep-learning|accessdate=2016-08-17|publisher=Anandtech|date=2016-08-17|archiveurl=https://web.archive.org/web/20160818173034/http://www.anandtech.com/show/10575/intel-announces-knights-mill-a-xeon-phi-for-deep-learning|archivedate=2016-08-18}}</ref> первоначально выпущен в декабре 2017 года.<ref>{{cite news|last1=Cutress|first1=Ian|title=Intel Lists Knights Mill Xeon Phi on ARK: Up to 72 cores at 320W with QFMA and VNNI|url=https://www.anandtech.com/show/12172/intel-lists-knights-mill-xeon-phi-on-ark-up-to-72-cores-at-320w-with-qfma-and-vnni|accessdate=2017-12-19|publisher=Anandtech|date=2017-12-19|archiveurl=https://web.archive.org/web/20171222053312/https://www.anandtech.com/show/12172/intel-lists-knights-mill-xeon-phi-on-ark-up-to-72-cores-at-320w-with-qfma-and-vnni|archivedate=2017-12-22}}</ref> Почти идентичен по техническим характеристикам Knights Landing, включает в себя оптимизацию для лучшего использования инструкций AVX-512 и обеспечивает 4 [[Hyper-threading|потока]] на ядро.

18 июня 2012 года Intel заявила что будет использовать бренд «Xeon Phi» для всей линейки продуктов, созданных на базе Intel MIC.<ref name=IntelXeonPhiName>{{cite news |title=Chip Shot: Intel Names the Technology to Revolutionize the Future of HPC - Intel® Xeon® Phi™ Product Family |author=Radek |publisher=Intel |url=http://newsroom.intel.com/community/intel_newsroom/blog/2012/06/18/intel-names-the-technology-to-revolutionize-the-future-of-hpc--intel-xeon-phi-product-family |date=2012-06-18 |accessdate=2012-12-12 |archiveurl=https://web.archive.org/web/20120621022034/http://newsroom.intel.com/community/intel_newsroom/blog/2012/06/18/intel-names-the-technology-to-revolutionize-the-future-of-hpc--intel-xeon-phi-product-family |archivedate=2012-06-21 }}</ref><ref name=IntelXeonPhiPlans>{{cite news |title=Intel® Xeon® Phi™ coprocessors accelerate the pace of discovery and innovation |author=Raj Hazra |publisher=Intel |url=http://blogs.intel.com/technology/2012/06/intel-xeon-phi-coprocessors-accelerate-discovery-and-innovation/ |date=2012-06-18 |accessdate=2012-12-12 |archiveurl=https://web.archive.org/web/20121029094415/http://blogs.intel.com/technology/2012/06/intel-xeon-phi-coprocessors-accelerate-discovery-and-innovation/ |archivedate=2012-10-29 }}</ref><ref name=EETimesXeonPhiName>{{cite news |title=Cray will use Intel MIC, branded Xeon Phi |author=Rick Merritt |publisher=EETimes |url=http://www.eetimes.com/electronics-news/4375500/Cray-will-use-Intel-MIC--branded-Xeon-Phi |date=2012-06-18 |accessdate=2012-12-12 |archiveurl=https://web.archive.org/web/20120622072940/http://www.eetimes.com/electronics-news/4375500/Cray-will-use-Intel-MIC--branded-Xeon-Phi |archivedate=2012-06-22 }}</ref><ref name=EngadgetXeonPhiName>{{cite news |title=Intel christens its 'Many Integrated Core' products Xeon Phi, eyes exascale milestone |author=Terrence O'Brien |publisher=Engadget |url=https://www.engadget.com/2012/06/18/intel-christens-its-mic-products-xeon-phi/ |date=2012-06-18 |accessdate=2012-12-12 |archiveurl=https://web.archive.org/web/20121226190759/http://www.engadget.com/2012/06/18/intel-christens-its-MIC-products-xeon-phi/ |archivedate=2012-12-26 }}</ref><ref name=EWeekXeonPhiName>{{cite news |title=Intel Wraps Xeon Phi Branding Around MIC Coprocessors |author=Jeffrey Burt |publisher=EWeek |url=http://www.eweek.com/c/a/IT-Infrastructure/Intel-Wraps-Xeon-Phi-Branding-Around-MIC-CoProcessors-655038/ |date=2012-06-18 |accessdate=2012-12-12}}</ref>

В сентябре 2012 было объявлено о создании суперкомпьютера [[Stampede (суперкомпьютер)|Stampede]] с использованием более 6400 процессоров Xeon Phi в [[Texas Advanced Computing Center]].<ref name=StampedeSupercomputerXeonPhi>{{cite news |title=Intel's Xeon Phi in 10 Petaflops supercomputer |author=Johan De Gelas |publisher=AnandTech |url=http://www.anandtech.com/show/6265/intels-xeon-phi-in-10-petaflops-supercomputer |date=2012-09-11 |accessdate=2012-12-12 |archiveurl=https://web.archive.org/web/20121125234423/http://www.anandtech.com/show/6265/intels-xeon-phi-in-10-petaflops-supercomputer |archivedate=2012-11-25 }}</ref> Планируется, что Stampede будет иметь производительность около 10 [[FLOPS|петафлопс]].<ref name=StampedeSupercomputerXeonPhi/><ref name="stampede-inside2013-03">[http://insidehpc.com/2013/03/29/new-book-offers-insight-into-coding-for-intel-xeon-phi/ New Book Offers Insight into Coding for Intel Xeon Phi] {{Wayback|url=http://insidehpc.com/2013/03/29/new-book-offers-insight-into-coding-for-intel-xeon-phi/ |date=20130415124044 }} // InsideHPC, 29.03.2013: «…the Stampede supercomputer at the Texas Advanced Computing Center in Austin. Stampede is currently ranked number seven on TOP500, with over 6400 Intel Xeon Phi coprocessors.»</ref>

В ноябре 2012 года Intel анонсировала два семейства сопроцессоров Xeon Phi: Xeon Phi 3100 и Xeon Phi 5110P.<ref name=IntelXeonPhiProducts2012>{{cite news |title=Intel Delivers New Architecture for Discovery with Intel® Xeon Phi™ Coprocessors |author=IntelPR |publisher=Intel |url=http://newsroom.intel.com/community/intel_newsroom/blog/2012/11/12/intel-delivers-new-architecture-for-discovery-with-intel-xeon-phi-coprocessors |date=2012-11-12 |accessdate=2012-12-12 |archiveurl=https://web.archive.org/web/20121130163308/http://newsroom.intel.com/community/intel_newsroom/blog/2012/11/12/intel-delivers-new-architecture-for-discovery-with-intel-xeon-phi-coprocessors |archivedate=2012-11-30 }}</ref><ref name=ComputerworldXeonPhiProducts2012>{{cite news |title=Intel ships 60-core Xeon Phi processor |author=Agam Shah |publisher=Computerworld |url=http://www.computerworld.com/s/article/9233498/Intel_ships_60_core_Xeon_Phi_processor |date=2012-11-12 |accessdate=2012-12-12 |archiveurl=https://web.archive.org/web/20130312145710/http://www.computerworld.com/s/article/9233498/Intel_ships_60_core_Xeon_Phi_processor |archivedate=2013-03-12 }}</ref><ref name=AnandtechXeonPhiProducts2012>{{cite news |title=The Xeon Phi at work at TACC |author=Johan De Gelas |publisher=AnandTech |url=http://www.anandtech.com/show/6451/the-xeon-phi-at-work-at-tacc |date=2012-11-14 |accessdate=2012-12-12 |archiveurl=https://web.archive.org/web/20121212062852/http://www.anandtech.com/show/6451/the-xeon-phi-at-work-at-tacc |archivedate=2012-12-12 }}</ref> Процессоры Xeon Phi 3100 имеют производительность более 1 терафлопса (при работе с числами двойной точности), пропускную способность памяти в 240 ГБ/с и тепловыделение не выше 300 Вт.<ref name=IntelXeonPhiProducts2012/><ref name=ComputerworldXeonPhiProducts2012/><ref name=AnandtechXeonPhiProducts2012/> Семейство Xeon Phi 5110P сможет исполнять до 1,01 терафлопс (двойной точности), работать с памятью со скоростью в 320 ГБ/с и выделять не более 225 Вт.<ref name=IntelXeonPhiProducts2012/><ref name=ComputerworldXeonPhiProducts2012/><ref name=AnandtechXeonPhiProducts2012/> Производиться Xeon Phi будет по технологии 22 нм.<ref name=IntelXeonPhiProducts2012/><ref name=ComputerworldXeonPhiProducts2012/><ref name=AnandtechXeonPhiProducts2012/> Цена Xeon Phi 3100 составит менее 2000 долларов США, а Xeon Phi 5110P будет стоить 2649 долларов.<ref name=IntelXeonPhiProducts2012/><ref name=ComputerworldXeonPhiProducts2012/><ref name=AnandtechXeonPhiProducts2012/><ref>{{cite news|url=http://www.thg.ru/cpu/obzor_intel_xeon_phi/|title=Intel Xeon Phi: карты Intel в суперкомпьютере TACC|date= 2012-12-04|publisher=THG|accessdate=2013-12-13|archiveurl=https://web.archive.org/web/20131213042443/http://www.thg.ru/cpu/obzor_intel_xeon_phi/|archivedate=2013-12-13}}</ref>

В основе архитектуры Intel MIC лежит классическая архитектура x86,<ref name="thi"/> на ускорителе исполняется ОС Linux<ref>{{cite web|url=http://events.linuxfoundation.org/sites/events/files/slides/LinuxConMicDriver.pdf|title=Intel® MIC x100 Coprocessor Driver - on the Frontiers of Linux & HPC|author=Nikhil Rao|publisher=LinuxCon 2013|lang=en|accessdate=2013-12-25|archiveurl=https://web.archive.org/web/20131229071823/http://events.linuxfoundation.org/sites/events/files/slides/LinuxConMicDriver.pdf|archivedate=2013-12-29|deadlink=yes}}</ref>. Для программирования MIC предполагается использовать [[OpenMP]], [[OpenCL]],<ref>{{citation| url = http://www.eetimes.com/electronics-news/4217092/OEMs-show-systems-with-Intel-MIC-chips| title = OEMs show systems with Intel MIC chips| author = Rick Merritt| date = 20 June 2011| publisher = [[EE Times]]| work = www.eetimes.com}} {{Wayback|url=http://www.eetimes.com/electronics-news/4217092/OEMs-show-systems-with-Intel-MIC-chips |date=20121005070420 }}</ref> [[Intel Cilk Plus]], специализированные компиляторы Intel Fortran, Intel C++. Также предоставляются математические библиотеки.<ref>{{citation | url = http://newsroom.intel.com/servlet/JiveServlet/download/2152-4-5220/ISC_Intel_MIC_factsheet.pdf | title = News Fact Sheet: Intel Many Integrated Core (Intel MIC) Architecture ISC'11 Demos and Performance Description | work = newsroom.intel.com | publisher = [[Intel]] | date = 20 June 2011 | deadurl = yes | archiveurl = https://web.archive.org/web/20120324101552/http://newsroom.intel.com/servlet/JiveServlet/download/2152-4-5220/ISC_Intel_MIC_factsheet.pdf | archivedate = 2012-03-24 | access-date = 2012-06-22 }} {{Wayback|url=http://newsroom.intel.com/servlet/JiveServlet/download/2152-4-5220/ISC_Intel_MIC_factsheet.pdf |date=20120324101552 }}</ref>

От Larrabee унаследованы набор команд x86, 512-битные векторные АЛУ (до 16 операций над float или до 8 операций над double в инструкции), когерентный L2 [[кэш]] размером 512 КБ на ядро<ref>[https://cug.org/proceedings/cug2013_proceedings/includes/files/pap199.pdf Tesla vs. Xeon Phi vs. Radeon. A Compiler Writer’s Perspective] {{Wayback|url=https://cug.org/proceedings/cug2013_proceedings/includes/files/pap199.pdf |date=20131226210426 }} // The Portland Group (PGI), CUG 2013 Proceedings</ref>, и сверхширокая кольцевая шина для связи ядер и контроллера памяти.

Описание набора команд Intel MIC опубликовано на официальном сайте<ref>[{{Cite web |url=http://software.intel.com/en-us/forums/showthread.php?t=105443 |title=Описание набора команд Intel MIC] |accessdate=2012-06-22 |archiveurl=https://web.archive.org/web/20120620064826/http://software.intel.com/en-us/forums/showthread.php?t=105443 |archivedate=2012-06-20 |deadlink=no }}</ref>.