X48: различия между версиями

822 байта добавлено ,  12 лет назад
Нет описания правки
(→‎Внешние ссылки: более не распознаётся как изолированная статья, Removed: {{изолированная статья}},)
* двухканальный контроллер [[Оперативная память|памяти]] [[DDR3]]-800/1066/1333 с поддержкой до 4 модулей [[DIMM]] суммарным объемом до 8 ГБ (без [[ECC]]) и технологиями [[Fast Memory Access]] и [[Flex Memory]], а также с поддержкой стандарта [[XMP]], включая [[Оперативная память|память]] на более высоких частотах;
* 2 графических интерфейса [[PCI_Express#PCI_Express_2.0|PCI Express 2.0]] x16;
* [[Шина (компьютеры)|Шина]] [[DMI]] (с [[Пропускная способность|пропускной способностью]] ~2 ГБ/с) до [[Южный мост|южного моста]] семейства [[Южный_мост#.D0.98.D0.B7.D0.B2.D0.B5.D1.81.D1.82.D0.BD.D1.8B.D0.B5_.D1.8E.D0.B6.D0.BD.D1.8B.D0.B5_.D0.BC.D0.BE.D1.81.D1.82.D1.8B|ICH9]];
* до 6 портов [[PCI Express|PCIEx]]1;
* до 4 слотов [[PCI]];
* 4/6 (4 у [[Южный_мост#.D0.98.D0.B7.D0.B2.D0.B5.D1.81.D1.82.D0.BD.D1.8B.D0.B5_.D1.8E.D0.B6.D0.BD.D1.8B.D0.B5_.D0.BC.D0.BE.D1.81.D1.82.D1.8B|ICH9]], 6 у [[Южный_мост#.D0.98.D0.B7.D0.B2.D0.B5.D1.81.D1.82.D0.BD.D1.8B.D0.B5_.D1.8E.D0.B6.D0.BD.D1.8B.D0.B5_.D0.BC.D0.BE.D1.81.D1.82.D1.8B|ICH9R]]) портов [[SATA#SATA_Revision_2.x_.28.D0.B4.D0.BE_3_.D0.93.D0.B1.D0.B8.D1.82.2F.D1.81.29|Serial ATA II]] на 4/6 устройств [[SATA#SATA_Revision_2.x_.28.D0.B4.D0.BE_3_.D0.93.D0.B1.D0.B8.D1.82.2F.D1.81.29|SATA-300]] ([[SATA#SATA_Revision_2.x_.28.D0.B4.D0.BE_3_.D0.93.D0.B1.D0.B8.D1.82.2F.D1.81.29|SATA-II]], второе поколение стандарта), с поддержкой режима [[AHCI]] и функций вроде [[NCQ]] (только для [[Южный_мост#.D0.98.D0.B7.D0.B2.D0.B5.D1.81.D1.82.D0.BD.D1.8B.D0.B5_.D1.8E.D0.B6.D0.BD.D1.8B.D0.B5_.D0.BC.D0.BE.D1.81.D1.82.D1.8B|ICH9R]]), с возможностью индивидуального отключения, с поддержкой [[SATA#eSATA|eSATA]] и разветвителей портов;
* возможность организации [[RAID]]-массива (только для [[Южный_мост#.D0.98.D0.B7.D0.B2.D0.B5.D1.81.D1.82.D0.BD.D1.8B.D0.B5_.D1.8E.D0.B6.D0.BD.D1.8B.D0.B5_.D0.BC.D0.BE.D1.81.D1.82.D1.8B|ICH9R]]) уровней [[RAID#RAID_0|0]], [[RAID#RAID_1|1]], [[RAID#.D0.9A.D0.BE.D0.BC.D0.B1.D0.B8.D0.BD.D0.B8.D1.80.D0.BE.D0.B2.D0.B0.D0.BD.D0.BD.D1.8B.D0.B5_.D1.83.D1.80.D0.BE.D0.B2.D0.BD.D0.B8|0+1 (10)]] и [[RAID#RAID_5|5]] с функцией [[RAID#Matrix_RAID|Matrix RAID]] (один набор дисков может использоваться сразу в нескольких режимах [[RAID]] — например, на двух дисках можно организовать [[RAID#RAID_0|RAID 0]] и [[RAID#RAID_1|RAID 1]], под каждый массив будет выделена своя часть диска);
* 12 устройств [[USB#USB_2.0|USB 2.0]] с возможностью индивидуального отключения;
* [[MAC]]-[[контроллер]] [[Ethernet#.D0.93.D0.B8.D0.B3.D0.B0.D0.B1.D0.B8.D1.82_Ethernet_.28Gigabit_Ethernet.2C_1.C2.A0.D0.93.D0.B1.D0.B8.D1.82.2F.D1.81.29|Gigabit Ethernet]] и специальный интерфейс ([[LCI]]/[[GLCI]]) для подключения [[PHY]]-[[Контроллер|контроллера]] ([[i82566]] для реализации [[Ethernet#.D0.93.D0.B8.D0.B3.D0.B0.D0.B1.D0.B8.D1.82_Ethernet_.28Gigabit_Ethernet.2C_1.C2.A0.D0.93.D0.B1.D0.B8.D1.82.2F.D1.81.29|Gigabit Ethernet]], [[i82562]] для реализации [[Ethernet#.D0.91.D1.8B.D1.81.D1.82.D1.80.D1.8B.D0.B9_Ethernet_.28Fast_Ethernet.2C_100_.D0.9C.D0.B1.D0.B8.D1.82.2F.D1.81.29|Fast Ethernet]]);
== Особенности чипсета ==
 
Задание профилей [[XMP]] в неиспользуемой области [[SPD (компьютер)|SPD]] позволяет быстро выставить разгонный режим работы модулей [[ОЗУ]] с учетом таких нюансов, как повышение необходимого для этого напряжения. От применённого [[Чипсет|чипсета]] работоспособность профилей [[XMP]] не зависит, но [[Intel]] подчеркивает, что именно [[X48]] — первый [[Чипсет|чипсет]], сертифицированный для работы с этой технологией. Это позволяет, точно как в случае с [[Nvidia#.D0.A7.D0.B8.D0.BF.D1.81.D0.B5.D1.82.D1.8B_.D0.B4.D0.BB.D1.8F_.D1.81.D0.B8.D1.81.D1.82.D0.B5.D0.BC.D0.BD.D1.8B.D1.85_.D0.BF.D0.BB.D0.B0.D1.82|nForce]] [[nForce 790i|790i]], заявить официальную поддержку [[DDR3]]-1600 (и даже более скоростных режимов), правда, модули должны иметь расширенный блок [[SPD]] — с [[XMP]] или [[EPP]] 2.0 в случае [[Чипсет|чипсетов]] [[Intel]] и [[NVIDIA]] соответственно. Также южный мост для [[X48]] используется из семейства [[Южный_мост#.D0.98.D0.B7.D0.B2.D0.B5.D1.81.D1.82.D0.BD.D1.8B.D0.B5_.D1.8E.D0.B6.D0.BD.D1.8B.D0.B5_.D0.BC.D0.BE.D1.81.D1.82.D1.8B|ICH9]].
 
== Тепловыделение ==