Вычисления с памятью: различия между версиями
| [непроверенная версия] | [непроверенная версия] |
Содержимое удалено Содержимое добавлено
Нет описания правки |
Нет описания правки |
||
Строка 1:
'''Вычисления с памятью''' - способ построения вычислительных платформ, в которых используются принцип хранения результатов функций в массивах памяти, одномерных или двухмерных, в виде таблиц соответствия (look up tables, LUT), а вычисление функций заменяется извлечением значения из таблиц. Такие вычислительные платформы могут следовать как чисто пространственной модели вычислений, как в [[ПЛИС]], так и временно’й модели вычислений (процедурной), когда функция вычисляется за множество тактов. Второй подход нацелен на уменьшение избыточности интерконнекта в ПЛИС за счет совмещения операций обработки и передачи данных в одном вычислительном элементе. В этом подходе используются уплотнённые двухмерные массивы для хранения больших таблиц соответствий (LUT) со множественными входами и множественными выходами. Концепция Вычислений с памятью отличается от концепций Вычислений в памяти или [[Процессор в памяти|Процессора в памяти]] [[Processor-in-memory]] (PIM), широко исследуемых в контексте интеграции процессора и памяти на одном кристалле, с целью уменьшения отклика памяти, и увеличения пропускной способности. Такие подходы ищут способы уменьшения расстояния на которое передаются данные между процессором и памятью. Одним из заметных вкладов в области архитектуры проектов PIM является проект Berkeley [http://iram.cs.berkeley.edu/ IRAM].
Вычисления с памятью обычно используют чтобы обеспечить преимущества, получаемые от аппаратной реконфигурируемости. Реконфигурируемые системы являются гибкой аппаратной платформой для быстрого прототипирования, что позволяет сократить цикл разработки и уменьшить время выхода на рынок новых устройств. [[ПЛИС]] является популярной платформой для реализации цифровых схем прежде всего на основе пространственной модели. С самого начала использования [[ПЛИС]] в 1985 их базовая структура состоит из двухмерного массива конфигурационных логических блоков (Configurable Logic Blocks) объединенных пространственной коммутационной средой в виде программируемой матрицы интерконнекта.<!--<ref name="Ref 1"> K.Compton and S. Hauck, «Computing: A Survey of systems and software», ACM Surveys, Vol. 34, No. 2, June, 2002.</ref>--> Производительность и энергопотребление [[ПЛИС]] существенно зависит от архитектуры коммутационной среды, принципов распространения и синхронизации сигналов<!--<ref name="Ref 2"> S.M. Trimberger, «Field Programmable Gate Array Technology», Norwell, MA: Kluwer, 1994.</ref><ref name="Ref 3"> A. Rahman, S. Das, A.P. Chandrakasan, R. Reif, «Wiring Requirement and Three-Dimensional Integration Technology for Field Programmable Gate Arrays», IEEE Trans. on Very Large Scale Integration Systems, Vol. 11, No. 1, February, 2003.</ref>-->. Уменьшение влияния ограничений коммутационной среды достигается за счет расположения таблиц соответствия (LUT) в непосредственной близости друг от друга, называемых вместе кластерами, связи между кластерами также локализуются. Ввиду преимуществ кластерной архитектуры основные производители [[ПЛИС]] используют ее в своих коммерческих продуктах<ref name="Ref 4">[http://www.xilinx.com Xilinx Corporation]</ref><ref name="Ref 5">[http://www.altera.com Altera Corporation]</ref>. Для реализации больших таблиц соответствия также могут быть использованы блоки внутренней памяти<ref name="Ref 6">J. Cong and S. Xu, «Technology Mapping for FPGAs with Embedded Memory Blocks», Symposium on Field Programmable Gate Array, 1998.</ref>. Подобная гетерогенность элементов памяти улучшает заполняемость и быстродействие компонентов схем за счет минимизации и локализации связей.
| |||