Планарная технология: различия между версиями
| [непроверенная версия] | [отпатрулированная версия] |
Содержимое удалено Содержимое добавлено
Takpo (обсуждение | вклад) мНет описания правки |
Takpo (обсуждение | вклад) мНет описания правки |
||
Строка 2:
== Принципы технологии ==
[[File:Планарная технология.png|thumb|<big>Изготовление транзистора по планарной технологии</big><ref>{{статья|заглавие=Патент US3025589 Method of Manufacturing Semiconductor Devices|год=1938|автор=Hoerni, J. A.|издание=|том=|номер=|страницы=|год=1959|ссылка=http://worldwide.espacenet.com/textdoc?DB=EPODOC&IDX=US3025589}}</ref><br />а — исходная пластина; б — первое окисление; в — первая фотолитографическая обработка; г — создание базовой области и второе окисление; д — вторая фотолитографическая обработка; е — создание эмиттерной области и третье окисление; ж — третья фотолитографическая обработка; з — металлизация.<p /><br />1 — Полупроводник с электропроводностью n-типа; 2 — маскирующая плёнка двуокиси кремния; 3 — область базы; 4 — область эмиттера; 5 — металлическая плёнка (электроды).]]
На вход технологии поступают пластины, называемые [[подложка]]ми. Состав материала подложек, кристаллическая структура (вплоть до межатомных расстояний в подложках для современных процессоров) и кристаллографическая ориентация строго контролируются. В ходе [[Технологический процесс в электронной промышленности|технологического процесс]]а в приповерхностном слое полупроводникового материала, являющегося подложкой или нанесённого на подложку, создают области с различным типом или величиной проводимости, определяемой в конечном счёте различной концентрацией донорных и акцепторных примесей, а также материалом слоя. Поверх слоя полупроводникового материала, с использованием в нужных местах прослоек диэлектрического материала, наносятся слои проводящего материала, образующего контактные площадки и необходимые соединения между областями. Области и слои проводника, полупроводника и диэлектрика в совокупности образуют структуру полупроводникового прибора или интегральной микросхемы.
| |||