Дешифратор: различия между версиями

1835 байт добавлено ,  7 лет назад
нет описания правки
[отпатрулированная версия][непроверенная версия]
(уточнение, дополнение)
Нет описания правки
{{Другие значения}}
 
[[Файл:Decoder.svg|thumb|Символическое изображение абстрактного дешифратора.]]
 
'''Дешифра́тор (декодер)''' ({{lang-en|decoder}}) — [[комбинационная схема]], преобразующая n-разрядный [[Двоичный код|двоичный]], [[Троичный код|троичный]] или k‑ичный код в <math>\ k^n</math>‑ичный одноединичный код, где <math>\ k</math> — основание [[системы счисления]]. Логический сигнал активен на том выходе, порядковый номер которого соответствует двоичному, троичному или k‑ичному коду.
 
'''Одноединичный код''' — последовательность бит, содержащая только один активный [[бит]]/[[трит]]; остальные биты/триты последовательности неактивны.
 
'''Активный бит/трит''' — бит/трит, равный либо единице, либо нулю (зависит от реализации дешифратора).
 
'''Неактивные биты/триты''' — биты/триты:
* либо равные значению, инверсному ([[Отрицание|NOT]]) значению активного бита/трита;
* либо находящиеся в 3-м, высоко[[Электрический импеданс|импедансном]] состоянии.
 
Логический сигнал активен на том выходе, порядковый номер которого соответствует двоичному, троичному или k‑ичному коду.
 
Двоичный (''k=2'') дешифратор работает следующим образом:
* на вход дешифратора двоичное слово из ''n'' [[бит]]. Количество допустимых входных комбинаций из ''n'' бит равно <math>2^n</math>;
* на выходе у дешифратора формируется двоичное слово из числа бит, меньшего или равного <math>2^n</math> бит. В выходном слове всегда имеется один бит, активный бит, равный 1 или 0, остальные биты неактивны. Активность 0 или 1 зависит от конкретной реализации дешифратора. Неактивные биты либо все имеют состояние инверсное к активному биту, либо переводятся в 3-е, высокоимпедансноевысоко[[Электрический импеданс|импедансное]] состояние.
 
Дешифраторы являются устройствами, выполняющими [[двоичная логика|двоичные]], [[троичная логика|троичные]] или [[многозначные логики|k‑ичные]] [[логические функции]] (операции).
Двоичный дешифратор работает по следующему принципу.
 
Пусть дешифратор имеет ''Nn'' входов. На входы подаётся двоичное слово <math>x_{Nn-1} x_{Nn-2} ... x_0</math>. На выходах формируется код <math>F_0 F_1 ...</math>, разрядность которого меньше или равна <math>2^Nn</math>. Активным становится разряд, номер которого равен численному представлению входного слова. Под активностью разряда понимается принятие им значения логической единицы, логического нуля или перевод в высоко[[Электрический импеданс|импедансное]] состояние — отключение; конкретное значение зависит от используемой реализации дешифратора. Остальные разряды остаются неактивными. Максимально возможная разрядность выходного слова равна <math>2^Nn</math>.
 
Дешифратор называется '''полным''', если число выходов равно максимально возможной разрядности выходного слова (<math>2^Nn</math>). Дешифратор называется '''неполным''', если часть входных разрядов не используется (то есть число выходов меньше <math>2^Nn</math>).
 
Например, если для полного двоичного дешифратора (''k=2'') число входных разрядов ''n=3'', и на вход поступает последовательность бит 010<sub>2</sub>=2<sub>10</sub>, на выходе будет доступно 2<sup>3</sup>=8 бит, из которых активным будет только один — 2-й бит. Этот бит будет равен 1 или 0 (зависит от реализации), а остальные биты будут неактивны (либо будут равны 0 или 1, либо будут находиться в высоко[[Электрический импеданс|импедансном]] состоянии).
Дешифратор называется '''полным''', если число выходов равно максимально возможной разрядности выходного слова (<math>2^N</math>). Дешифратор называется '''неполным''', если часть входных разрядов не используется (то есть число выходов меньше <math>2^N</math>).
 
Функционирование одноединичного дешифратора, активные выходные сигналы которого принимают значение логической единицы, описывается системой [[конъюнкция|конъюнкций]]:
 
<math>F_0 \ = \bar x_{Nn-1} \bar x_{Nn-2} ... \bar x_1 \bar x_0</math>
 
<math>F_1 \ = \bar x_{Nn-1} \bar x_{Nn-2} ... \bar x_1 x_0</math>
 
<math>F_2 \ = \bar x_{Nn-1} \bar x_{Nn-2} ... x_1 \bar x_0</math>
 
 
<math>F_{{2^Nn}-2} = x_{Nn-1} x_{Nn-2} ... x_1 \bar x_0</math>
 
<math>F_{{2^Nn}-1} = x_{Nn-1} x_{Nn-2} ... x_1 x_0</math>
 
Часто дешифраторы дополняются входом <math>''E</math>'' (от {{lang-en|enable}}) — «входом разрешения работы» (включения). Если на этот вход поступает активный логический сигнал (единица или ноль), то один из выходов дешифратора переходит в активное состояние, иначе все выходы неактивны вне зависимости от состояния входов.
 
Функционирование одноединичного дешифратора с дополнительным входом <math>''E</math>'' описывается системой [[конъюнкция|конъюнкций]]:
 
<math>F_0 \ = \bar x_{Nn-1} \bar x_{Nn-2} ... \bar x_1 \bar x_0 E</math>
 
<math>F_1 \ = \bar x_{Nn-1} \bar x_{Nn-2} ... \bar x_1 x_0 E</math>
 
<math>F_2 \ = \bar x_{Nn-1} \bar x_{Nn-2} ... x_1 \bar x_0 E</math>
 
 
<math>F_{{2^Nn}-2} = x_{Nn-1} x_{Nn-2} ... x_1 \bar x_0 E</math>
 
<math>F_{{2^Nn}-1} = x_{Nn-1} x_{Nn-2} ... x_1 x_0 E</math>
 
Обычно микросхемы дешифраторов выполняют с инверсными ([[Отрицание|NOT]]) выходами (то есть активный выбранный разряд принимает значение логического нуля).
 
Двоичное слово на входе дешифратора часто называют '''адресом'''.
 
== Одноединичные дешифраторы ==
 
=== Бинарный двоичный одноединичный дешифратор ===
 
[[Таблица истинности]] двухвходового двоичного дешифратора с 4-мя выходами (<math>2^2=4</math>) приведена в таблице:
{|class="standard"
 
<!-- таблица взята и переведена из Česky ВП - Д.Ильин-->
В таблице показаны схема полного трёхвходового двоичного дешифратора, реализованного на логических элементах "«И"» ([[Конъюнкция|AND]]) и его [[таблица истинности]].
 
{| class="wikitable" align="center" style="text-align: center;"
||0||0||0||0||0||0||0
|-
|valign="top" |Дешифратор, реализованный<br />на логических элементах "«И"» ([[AND]]).||colspan="12" align="left"|Активное состояние выходов - лог.логическая 1,<br />неактивное - лог.логический 0<br />х - неактивное состояние всех выходов, для приведённой<br />слева схемы - лог.логический 0.
|}
 
== Наращивание разрядности дешифраторов ==
 
Из логических микросхем, являющихся дешифраторами со входами разрешения можно строить дешифраторы на большее число входов и выходов. Например, из двух полных трёхвходовых дешифраторов можно построить полный дешифратор на 4 входа и 16 выходов. При этом 3 младших бита входного слова подаются на оба дешифратора, а на вход разрешения одного из них (старшего) 4-й бит слова, на вход разрешения второго дешифратора (младшего) логически инвертированный ([[NOT]]) 4-й бит слова.
 
== Обратное преобразование кодов ==
 
Обратное преобразование осуществляет [[Шифратор (электроника)|шифратор]].
 
== См. также ==
 
* [[Шифратор (электроника)]].
 
== Литература ==
 
* ''Угрюмов Е. П.'' Цифровая схемотехника. — СПб.: БХВ-Петербург, 2002. — 46 с. — ISBN 5-8206-0100-9
* ''Шило В. Л.'' Популярные микросхемы ТТЛ. М., Аргус, 1993, ISBN 5-85549-004-1
Анонимный участник