Аналого-цифровой преобразователь: различия между версиями

by Walt Kester. Figure 1]</ref>. Cохраняя высокое быстродействие позволяют значительно уменьшить количество компараторов (до <math>k\cdot(2^{n/k}-1)</math>, где n — число битов выходного кода, а k — число параллельных АЦП прямого преобразования), требующееся для преобразования аналогового сигнала в цифровой (при 8-ми битах и 2-х АЦП требуется 30 компараторов). Используют два или более (k) шага-поддиапазона. При k=2 преобразователь называется '''Half-Flash (Subranging)) ADC'''. Содержат в своем составе k параллельных АЦП прямого преобразования. Второй, третий и т. д. АЦП служат для уменьшения ошибки квантования первого АЦП путём оцифровки этой ошибки. На первом шаге производится грубое преобразование (с низким разрешением). Далее определяется разница между входным сигналом и аналоговым сигналом, соответствующим результату грубого преобразования (со вспомогательного ЦАП, на который подаётся грубый код). На втором шаге найденная разница умножается на <math>2^{n/k}</math> и подвергается следующему преобразованию. Полученный код объединяется с грубым кодом для получения полного выходного цифрового значения. АЦП этого типа медленнее параллельных АЦП прямого преобразования, имеют высокое разрешение и небольшой размер корпуса. Для увеличения скорости выходного оцифрованного потока данных в параллельно-последовательных АЦП прямого преобразования применяется конвейерная работа параллельных АЦП.

* ''Конвейерная работа АЦП'' '''(Pipelined Subranging Direct-conversion (Flash) ADC)'''<ref>[http://www.analog.com/media/en/training-seminars/tutorials/MT-024.pdf Analog Devices. ADC Architectures V: Pipelined Subranging ADCs

by Walt Kester. Figure 12]</ref>. В этой архитектуре используется один поддиапазонный параллельный АЦП прямого преобразования.<br>

* ''Последовательные АЦП прямого преобразования'' '''(Subranging Direct-conversion (Flash) ADC)''', полностью последовательные АЦП (k=n), медленнее параллельных АЦП прямого преобразования и немного медленнее параллельно-последовательных АЦП прямого преобразования, но ещё больше (до <math>n\cdot(2^{n/n}-1)=n\cdot(2^1-1)=n</math>, где n — число битов выходного кода, а k — число параллельных АЦП прямого преобразования) уменьшают количество компараторов (при 8-ми битах требуется 8 компараторов и 7 вычитателей-умножителей на 2)<ref>[http://andserkul.narod.ru/Subranging_Flash_ADC_3-bit.pdf АЦП прямого преобразования, последовательный, 3-х битный]</ref>. Троичные АЦП этого вида приблизительно в 1,5 раза быстрее соизмеримых по числу уровней и аппаратным затратам двоичных АЦП этого же вида<ref>[http://knol.google.com/k/андрей-куликов/троичный-4-х-тритный-асинхронный/209nqpp00go3k/440#view Троичный 4-хтритный асинхронный биполярный последовательный АЦП прямого преобразования. Версия 6.]</ref>.