АЦП прямого преобразования: различия между версиями
| [непроверенная версия] | [непроверенная версия] |
Содержимое удалено Содержимое добавлено
→Параллельно-последовательные (поддиапазонные, конвейерные) АЦП прямого преобразования: уточнение, исправление, стилевые правки |
|||
Строка 28:
'''Pipelined Subranging Direct-conversion (Flash) ADC'''<ref>[http://www.analog.com/media/en/training-seminars/tutorials/MT-024.pdf Analog Devices. ADC Architectures V: Pipelined Subranging ADCs
by Walt Kester.]</ref><br>
Немного уменьшают быстродействие, но позволяют уменьшить количество компараторов до <math>k\cdot2^{n/k}</math>, где n — число битов выходного кода, а k — число параллельных АЦП прямого преобразования, но при этом требуется добавление <math>k-1</math> вычитателей-усилителей.<br>
Аппаратные затраты равны <math>k\cdot2^{n/k}</math> компараторов на ОУ + <math>k-1</math> вычитателей-усилителей на ОУ <math>=k\cdot2^{n/k}+k-1</math> ОУ. При 8-ми битах (n=8) и 2-х АЦП (k=2) потребуется <math>k\cdot2^{8/2}=</math> 32 компаратора на ОУ и <math>k-1=2-1=1</math> вычитатель-усилитель на ОУ, т.е. всего 33 ОУ. Используют два (k=2) или более шагов-поддиапазонов. При k=2 преобразователь называется '''Half-Flash (Subranging) ADC'''.<br>
В сегодняшних применениях, где требуется быстродействие (sampling rates) больше чем 5 MSPS - 10 MSPS, доминирует архитектура конвейерных поддиапазонных АЦП. Хотя флэш (all-parallel) архитектура и доминировала на рынке интегральных микросхем 8-битных видео АЦП в 1980-х и ранних 1990-х, конвейерная архитектура всё более замещает флэш АЦП в современных применениях. Существует малое число высокомощных арсенид-галлиевых (GaAs) флэш преобразователей с быстродействием (sampling rates) больше чем 1 GHz, но их разрешение ограничено 6 или 8 битами. Однако, флэш преобразователь всё ещё остаётся популярным строительным блоком для конвейерных АЦП высокого разрешения.<br>
| |||