Эльбрус-8С: различия между версиями

51 байт добавлено ,  3 года назад
→‎Эльбрус-8СВ: уточнение
(Портированные ОС)
(→‎Эльбрус-8СВ: уточнение)
'''Эльбрус-8СВ''' — 8-ядерный [[микропроцессор]] серии [[Эльбрус (компьютер)|«Эльбрус»]], разрабатываемый российской компанией [[МЦСТ]]. Производительность — 288 Гфлопс ДТ<ref name="Elbrus4"><span class="citation">[http://mcst.ru/files/5575fb/ae0cd8/50d71f/000000/v.yu._volkonskiy_arhitekturnye_osobennosti_i_oblasti_primeneniya_sovremennyh_rossiyskih_mikroprotsessorov_semeystv_elbrus_i_mtsst-r-niime-20150521.ppt.pdf Архитектурные особенности и области применения современных российских микропроцессоров семейств Эльбрус и МЦСТ-R].&#x20; МЦСТ&#x20;(15 октября 2015).&#x20;<small>Проверено 22 июля 2015.</small></span></ref>, 576 одинарной точности, заявленный техпроцесс — 28 нм<ref>[http://www.mcst.ru/elbrus-8cb# Микропроцессор «Эльбрус-8СВ» (ТВГИ.431281.023)] (1891ВМ12Я) - МЦСТ</ref>. Завершение ОКР планируется в 2018 году<ref>[http://www.mcst.ru/elbrus-8cb Центральный процессор «Эльбрус-8СВ»]</ref>.
 
Процессор получит двукратный рост числа операций за такт над [[Число с плавающей запятой|числами с плавающей запятой]] и оптимизированный [[кэш]] первого уровня<ref name="Elbrus1"><span class="citation">[http://www.mcst.ru/files/556f68/da0cd8/50e82c/000001/g.v._kristovskiy_yu.l._pogrebnoy_yu.m._potovin_s.a._soin_novyy_podhod_k_fizicheskomu_proektirovaniyu_kesha_pervogo_urovnya_dlya_mikroprotsessorov_serii_elbrus.pdf Новый подход к физическому проектированию кэша первого уровня для микропроцессоров серии «Эльбрус»].&#x20; МЦСТ.&#x20;<small>Проверено 22 июля 2015.</small></span></ref>{{нет в источнике}}. По планам МЦСТ, под названием ''Эльбрус-16С'' рассматривалась возможность выпуска 16-ядерной версии<ref name="Elbrus4" /><sup>(стр. 10)</sup>. Восьмиядерная версия также упоминается под названием Elbrus-8CV<ref name="Elbrus3"><span class="citation">[http://russianscdays.org/files/talks/VVolkonsky-RSCDays-2015.pdf Russian Microprocessors of the Elbrus Architecture Series for Servers and Supercomputers].&#x20; russianscdays.org.&#x20;<small>Проверено 7 ноября 2015.</small></span></ref><sup href="28 нм">(стр. 15-16)</sup>(Эльбрус-СВ<ref>{{Cite news|title=Поздравление с Новым Годом от МЦСТ|author=Ким|url=http://mcst.ru/5684f62b0cd8506362000000|work=МЦСТ|date=31.12.15}}</ref>). Разрядность [[Математический сопроцессор|блоков обработки чисел с плавающей запятой]] (FPU) будет увеличена с 64 до 128 бит. С учётом наличия в одном ядре 6-ти арифметико-логических каналов (АЛК), каждый из которых имеет в своём составе [[АЛУ]] и FPU, и способности FPU выполнять операции с тремя операндами ([[FMAУмножение-сложение|FMA3совмещённого умножения-сложения]]), одно ядро микропроцессора будет исполнять до 24 операций с плавающей запятой за такт (двойная точность).
 
== Технические характеристики ==
{| class="standard" style="text-align:center"