Троичная ячейка памяти
Возможно, эта статья содержит оригинальное исследование. |
Необходимо перенести содержимое этой статьи в статью Троичный триггер и заменить эту статью на перенаправление. |
Троичная ячейка памяти используется [источник не указан 5086 дней]в электронике, в пневмонике и в других областях.
Традиционно ячейка памяти определяется, как наименьшая часть памяти имеющая свой адрес. При таком определении троичная ячейка памяти может иметь несколько троичных разрядов в зависимости от системы адресации памяти троичной ЭВМ (компьютера).
По элементной основе троичные ячейки памяти могут быть построены
Классификация
правитьТрёхуровневые
правитьВ них три потенциала разных уровней (положительный, нулевой, отрицательный) соответствуют трём устойчивым состояниям ячейки
Двухуровневые
правитьВ них элементарным устройством является двухуровневый инвертор с двумя потенциалами (высокий, низкий), а троичность работы достигается цепями обратных связей между тремя двухуровневыми инверторами. Такая ячейка памяти называется троичный двухуровневый триггер.
Двухразрядные
правитьТрёхразрядные
правитьТроичная SRAM
правитьПроект троичной SRAM приведён в [1]
Этот раздел не завершён. |
Троичная DRAM
правитьТроичная DRAM построена, подобно двоичной DRAM, на элементе с одним конденсатором и одним аналоговым ключом, работающим и с положительными и с отрицательными сигналами, но с биполярным зарядом конденсатора. Положительный заряд соответствует одному из трёх состояний, отрицательный второму, а «0» — третьему состоянию. В схемах считывания-регенерации вместо одного компаратора, который делит весь диапазон амплитуд на две части, два компаратора, которые делят весь диапазон амплитуд на три части. Схемы записи при этом подают на ячейки и положительное и отрицательное напряжение.
Элемент такой троичной ячейки DRAM показан на рисунке справа.
При одинаковом числе конденсаторов ёмкость троичной трёхуровневой DRAM увеличивается в 1,58 раз.
При этом трёхуровневая DRAM, по сравнению с двухуровневой DRAM имеет в 1,5 раза меньшее быстродействие.
При одинаковом размахе напряжений трёхуровневая DRAM имеет меньшую помехоустойчивость.
Для достижения одинаковой с двухуровневой DRAM помехоустойчивости нужно увеличить размах напряжений, что потребует увеличение максимального допустимого напряжения почти всех элементов микросхемы DRAM.
Все эти свойства определяют область её применения: в 1,5 раза более медленные, с в 1,5 раза меньшей помехоустойчивостью, DRAM с в 1,58 раз большей ёмкостью[2].
См. также
правитьПримечания
править- ↑ Модуль троичной трёхбитной (3B BCT) SRAM 3х3T=9Тритов . Дата обращения: 20 октября 2015. Архивировано 4 марта 2016 года.
- ↑ Модуль троичной трёхуровневой (3LCT) DRAM 6х6=36Тритов v3 с произвольным доступом к любому триту . Дата обращения: 20 октября 2015. Архивировано 12 апреля 2018 года.
Для улучшения этой статьи желательно:
|